一、考试内容
1、 引言
集成电路设计基础。
2、制造工艺
MOS晶体管制造工艺，了解芯片封装工艺。
3、器件
半导体器件，MOS管工作特点，器件模型。
4、CMOS反相器
反相器的电气特性，反相器性能指标的定量分析，反相器设计的优化，工艺缩小对于设计的影响。
5、设计组合电路
CMOS逻辑门系列――静态和动态、传输晶体管、无比和有比逻辑，优化逻辑门的方法，新型低功耗高性能电路的设计技术。要求掌握组合CMOS数字电路的特点和性能，包括CMOS数字电路的面积、速度和功耗，掌握一些可以明显提高电路性能的逻辑类型。
6、设计时序电路
寄存器、锁存器、触发器、振荡器、脉冲发生器和施密特触发器的实现，静态与动态电路实现的比较，时钟策略的选择。要求掌握时序模块的CMOS实现方法，学会选择合适的时序电路和时钟方法，以优化电路的性能、功耗和设计复杂性。
7、晶体管和版图
晶体管的结构、特性，版图的设计方法，版图设计规则以及设计规则的制定原则。要求掌握晶体管的结构及其特性，熟悉版图设计的基本概念和相关技术，了解基本的版图规则。
8、线
互联线的电路模型，互联参数的量化，导线的SPICE模型，工艺尺寸的减小及它对互联的影响。要求掌握现代半导体工艺中互联线的作用和特征，了解导线相关的寄生参数(电容、电阻、电感)。
9、ASIC介绍
ASIC类型，设计流程，ASIC经济学，ASIC单元库。
10、基于包的ASIC设计
门阵列与标准单元设计方法，库单元设计，库结构，布局布线，I/O单元，PAD，封装技术。
11、数据通路
数据通路，加法器，乘法器，移位器等基本运算功能块
12、存储器
存储器内核，存储器外围电路等
二、考试题型
分析论述题、计算题、推导题、作图题
三、考试形式
笔试、闭卷，考试时间为180分钟，试卷满分为100分。